поведенческая модель Т-триггера на языке vhdl

[Lizoveta]

Добрый вечер! Подскажите, пожалуйста, почему данный код может не работать? Компилятор выдает 1 warning: "Ignored unnecessary INPUT pin 't'". Но я не понимаю, что здесь тогда нужно исправить. Да и временная диаграмма получается неправильная.

LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY trig_trs IS
PORT (s,t,r : IN std_logic;
		q,qi: out std_logic);
END trig_trs;
ARCHITECTURE behav OF trig_trs IS
SIGNAL qs: std_logic;
BEGIN 
PROCESS (s,t,r)
variable f: integer;
BEGIN
	f:=-1;
	if s='1' then
		if r='1' then
			if t='0' then 
				if f=0 or f=-1 then
					qs<=not qs;
					f:=1;
				end if;
			else
				if f=1 or f=-1 then
					qs<=not qs;
					f:=0;
				end if;
			end if;	
		else
			qs<='0';	
		end if;	
	else
		qs<='1';
	end if;
END PROCESS;
q<= qs;
qi<= not qs;
END behav;

Поискав в интернете, пробовала еще такой вариант:

LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY trs_vhdl IS
PORT(s,t,r:in std_logic;
	q:inout std_logic;
	qi:out std_logic);
END trs_vhdl;
ARCHITECTURE behav OF trs_vhdl IS
signal qs:std_logic;
BEGIN
PROCESS (s,t,r)
begin
 if r='0' then
 	qs<='0';
 elsif s='0' then
 	qs<='1';
	elsif t'Event and t='1' then
 		qs<=not q;
 end if;
END PROCESS;
q<=qs;
qi<=not qs;
END behav;

Этот вариант компилируется, и временная диаграмма очень похожа, но участок примерно от 80 до 240ns - там qi явно ведет себя не так, что также не понятно почему, тем более, что этот код писала не я и он должен был полностью работать.
___________________________________
Вообщем, подскажите, пожалуйста, что не так с первым или вторым вариантом?